ナノプロービングシステムを用いたCV測定

ムーアの法則に従がってデバイスのスケールダウンが進むICインダストリーであるが、その一方でソフトエラー障害やノンビジュアル欠陥が加速度的なレートで増えており、デバイス故障解析コミュニティに大きなチャレンジとして圧し掛かってきている。デバイスの縮小化が進むにつれ、ビットセルエラーが加速度的なレートで増えている。近年SEM内で４本、６本、ないしは８本の探針を持つプローバを用いてダイ上のこれらのトランジスタの特性を測定するSEMプローバが登場し多くのFAラボで使われるようなった。これは、殆どのメモリーシステムのエラーがシングルビットエラーであるため、欠陥が検出された場合、そのセルを構成する個々のトランジスタの特性（Vt Curve, Id-Vd Family Curvesなど）を得ることでデバイスの不具合を評価する為のものである。しかし、Interface Trapped Chargeやドーピングが原因で起こる欠陥を調べる上ではこれらの評価方法だけではしばしば不十分である。従って、酸化膜や界面準位の不具合などを知る上で用いられるC-V測定が有効であると考えられる。
今回、Zyvex、ティアテック、日本電子、で協力してナノプロービングシステムを用いたCV測定の手法に関して研究し、その成果をZyvexより第28回LSIテスティングシンポジウムで発表しました。

その際のホワイトペーパーをこちらにアップしたので、ご興味がありましたらご覧ください。